Home » Akademik Birimler » Elektrik - Elektronik Fakültesii » Elektronik & Haberleşme Mühendisliği Bölümü » Dersler » Lojik Devre Tasarımı
Ders AdıKodu Yerel KrediAKTS Ders (saat/hafta)Uygulama (saat/hafta)Laboratuar (saat/hafta)
Lojik Devre TasarımıEHM282235202
ÖnkoşullarYok
YarıyılBahar
Dersin Diliİngilizce, Türkçe
Dersin SeviyesiLisans
Dersin TürüZorunlu @ Elektronik & Haberleşme Mühendisliği Lisans Programı
Ders KategorisiTemel Meslek Dersleri
Dersin Veriliş ŞekliYüz yüze
Dersi Sunan Akademik BirimElektronik & Haberleşme Mühendisliği Bölümü
Dersin KoordinatörüTuncay UZUN
Dersi Veren(ler)Herman Sedef
Asistan(lar)ı
Dersin AmacıBu dersin amacı, öğrencilere ardışıl lojik devre tasarımını öğretmek ve basit kapılardan başlayarak bir bilgisayarın nasıl tasarlandığına kadar gerekli bilgileri vermektir.
Dersin İçeriği"Lojik Devre Temelleri" dersinin kısa bir tekrarı / Ardışık Lojik Devrelere Genel bakış / Tutucular ve Flip-Flop Devreleri / Yazmaçlar ve Sayıcılar / Ardışık Lojik Devrelerin Analizi / Durum Diyagramları ve Tablolarının Türetilmesi / Durum Diyagramları ve Tablolarının İndirgenmesi / Ardışık Lojik Devrelerin Tasarımı / Ardışık Lojik Devrelerin Tasarımı için Programlanabilir Lojik Devre (PLD, FPGA) kullanımı / Ardışık Lojik Devrelerin Tasarımı için VHDL kullanımı /
Ders Kitabı / Malzemesi / Önerilen Kaynaklar
  • Taner Arsan ve Rifat Çölkesen, Lojik Devre Tasarımı, Papatya Yayınları: İstanbul, 2001. M. Morris Mano, Sayısal Tasarım (Çeviri), Literatür Yayıncılık: İstanbul, 2003.
Opsiyonel Program BileşenleriYok

Ders Öğrenim Çıktıları

  1. Sayısal Sistemlerin Tasarımı teknolojisi üzerine bilgi kazanır.
  2. Ardışıl Lojik Devre Analizini ve Tasarımını öğrenir.
  3. Orta ve Büyük ölçekli tümleşik sayısal lojik devreleri öğrenir.
  4. Programlanabilir Devreler üzerine bilgi kazanır.
  5. Programlanabilir Devre Tasarımını öğrenir.
  6. Elektronik tasarım otomasyon yazılımı kullanarak sayısal lojik devrelerin tasarımı, analizi ve simülasyonunu öğrenir.

Haftalık Konular ve İlgili Ön Hazırlık Çalışmaları

HaftaKonularÖn Hazırlık
1"Lojik Devre Temelleri" dersinin kısa bir tekrarı
2Ardışıl Devrelere Genel bir bakış
3Tutucular ve Flip-Flop DevreleriDers Kitabı (Bölüm 11)
4Yazmaçlar ve SayıcılarDers Kitabı (Bölüm 12)
5Yazmaçlar ve SayıcılarDers Kitabı (Bölüm 12)
6Ardışık Lojik Devrelerin AnaliziDers Kitabı (Bölüm 13)
7Ardışıl Devre Tasarımı – 2. BölümDers Kitabı (Bölüm 13)
8Ara Sınav
9Durum Diyagramları ve Tablolarının Türetilmesi, Durum Diyagramları ve Tablolarının İndirgenmesiDers Kitabı (Bölüm 14)
10Durum Diyagramları ve Tablolarının Türetilmesi, Durum Diyagramları ve Tablolarının İndirgenmesi Ders Kitabı (Bölüm 15)
11Ardışık Lojik Devrelerin TasarımıDers Kitabı (Bölüm 16)
12Ardışık Lojik Devrelerin Tasarımı Ders Kitabı (Bölüm 16)
13Ardışık Lojik Devrelerin TasarımıDers Kitabı (Bölüm 16)
14Ardışık Lojik Devrelerin Tasarımı için Programlanabilir Lojik Devre (PLD, FPGA) kullanımı Ders Kitabı (Bölüm 16)
15Ardışık Lojik Devrelerin Tasarımı için VHDL kullanımı /Ders Kitabı (Bölüm 17)
16Final Sınavı

Değerlendirme Sistemi

EtkinliklerSayıKatkı Payı
Devam/Katılım
Laboratuar510
Uygulama
Arazi Çalışması
Derse Özgü Staj
Küçük Sınavlar/Stüdyo Kritiği
Ödev210
Sunum/Jüri
Projeler110
Seminer/Workshop
Ara Sınavlar130
Final140
Dönem İçi Çalışmaların Başarı Notuna Katkısı
Final Sınavının Başarı Notuna Katkısı
TOPLAM100

AKTS İşyükü Tablosu

EtkinliklerSayıSüresi (Saat)Toplam İşyükü
Ders Saati142
Laboratuar142
Uygulama
Arazi Çalışması
Sınıf Dışı Ders Çalışması144
Derse Özgü Staj
Ödev210
Küçük Sınavlar/Stüdyo Kritiği
Projeler110
Sunum / Seminer
Ara Sınavlar (Sınav Süresi + Sınav Hazırlık Süresi)110
Final (Sınav Süresi + Sınav Hazırlık Süresi)110
Toplam İşyükü :
Toplam İşyükü / 30(s) :
AKTS Kredisi :
Diğer NotlarYok